

MENU

SEARCH

INDEX

DETAIL

JAPANESE

LEGAL  
STATUS

1 / 1

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-311568

(43)Date of publication of application : 28.11.1995

(51)Int.Cl.

G09G 5/02

G06T 9/00

G06T 3/40

G09G 5/36

(21)Application number : 06-102980

(71)Applicant : SEGA ENTERP LTD

(22)Date of filing : 17.05.1994


(72)Inventor : OKAWA TETSUYA

## (54) METHOD AND DEVICE FOR OUTPUTTING IMAGE

(57)Abstract:

PURPOSE: To provide a method and a device for image outputting which can output high quality images with high resolution while using a small capacity frame memory.

CONSTITUTION: A CPU 1 writes the image data stored in a ROM 2 or that obtained by computing the data in the ROM 2 using a program stored in the ROM 2 into a frame memory 6. In this case, the image data is composed of length value and color data. The image data written into the frame memory 6 is converted into an image display signal for each pixel based on the length value and the color data by a data developer 11. This signal is outputted to an image display device 14 through a video signal generating means 13.



1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

---

## CLAIMS

---

[Claim(s)]

[Claim 1]It has an image display device of a raster scan method controlled by a horizontal and vertical synchronizing signal, In an image output method which displays a picture on said image display device based on image data which writes in image data for displaying on this image display device per 1 screen on a frame memory, and it began to read from this frame memory, A length value and color data in which a pixel number which a pixel of the same color data follows along a scanning direction of an image display device is shown constitute said image data, An image output method displaying a picture on said image display device based on a length value and color data which write in this image data on a frame memory, read image data on said frame memory according to timing of said horizontal and vertical synchronizing signal, and constitute this image data.

[Claim 2]The image output method according to claim 1 transforming a picture displayed on an image display device by reading image data which has a length value written in a frame memory, and color data, and changing a length value in this image data.

[Claim 3]The image output method according to claim 1 when two or more pixels with the same color are continuously displayed about a part or all of image data of a stroke region, wherein the same color writes in succession image data which set a length value to 1 in a frame memory by a pixel number.

[Claim 4]An image output device comprising:

An image display device of a raster scan method controlled by a horizontal and vertical synchronizing signal.

A frame memory which constitutes image data and writes in this image data with a length value and color data in which a pixel number which a pixel of the same color data follows along a scanning direction of an image display device is shown.

A horizontal and vertical synchronizing signal generating part which controls said image display device.

A memory controller which controls read-out for image data on said frame memory according to timing of this horizontal and vertical synchronizing signal, A data expansion means to output pixel number part color data of that length value based on a length value and color data which constitute image data read from said frame memory, and a video signal generating means which outputs an image display signal acquired by this data expansion means to said image display device.

[Claim 5]A length counter with which said data expansion means counts a length value of image data outputted from a frame memory, The image output device according to claim 4 comprising a data latch circuit which outputs color data of counter working image data of said length counter.

[Claim 6]The image output device according to claim 4 or 5, wherein said data expansion means

is provided with an alteration means of a length value in image data read from a frame memory.

---

[Translation done.]

---

---

## DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Industrial Application] In this invention, it is related with an image output device suitable for realizing an image output method and a method for the same.

Therefore, it is related with the art which enables reduction of the amount of the frame memory used by writing in a frame memory, where image data is compressed especially, developing the compressed data on this frame memory, and displaying on the displaying means of a display etc.

[0002]

[Description of the Prior Art] As an image output device used for a video game machine, a personal computer, etc., For example, various kinds of things are proposed by JP,4-291424,A, JP,4-45488,A, JP,5-57062,A, and JP,5-324784,A from the former like a statement.

[0003] Fundamentally, such conventional technologies have composition as shown in drawing 5. Namely, CPU which controls the whole device 91 in drawing 5, ROM in which a game program and image data are stored 92, Command input means, such as a control pad by which 93 was connected to said CPU91 via I/O Port 94, and 95 are the CPU interfaces for connecting said CPU91 to the image output device side. An image output device, The image data on the memory swap switch 96 controlled by CPU91, the frame memory 97 which accumulates one image data at a time, and the frame memory 97 is synchronized with a horizontal and vertical synchronizing signal. It has the video display processor (VDP) 98 which is read and is outputted as a RGB code.

The output side is connected to the displays 99 for a display, such as CRT.

[0004] In the conventional image output device which it has, such composition CPU91, Execute the game program stored in ROM92, and the image data of the still picture or animation which should be displayed on the display screen of the display 99 with execution of a program, It writes in the frame memory 97 via CPU interface 95 and the memory swap switch 96. After being read synchronizing with the horizontal and vertical synchronizing signal from VDP98, the image data written in this frame memory 97 is changed into an analog signal, it is inputted into the display 99 by the D/A converter of VDP96 as a RGB code, and a screen display is carried out to it.

[0005] By the way, in this kind of conventional image output device, the image data for displaying a picture on the display 99 was written in on the stroke region [ every ] frame memory 97 by the bit map. For example, as shown in drawing 6 (A), the pixel number in the display screen of the display 99 is set to 25, and it is assumed that this display screen is constituted by the color A and the color B. In that case, in conventional technology, as shown in drawing 6 (B), on the frame memory 97, the position and color were recorded for every pixel in the state where each pixel of the display screen of the display 99 was made to correspond to the couple 1.

[0006]

[Problem(s) to be Solved by the Invention]However, writing in image data on the frame memory 97 in this way corresponding to all the pixels of the display 99 had a fault in which increase of frame memory capacity is not avoided. In particular, in computers including the latest video game machine, since the resolution of a display improves and the pixel number per screen is increasing, the frame memory capacity needed according to this also increases.

[0007]In the conventional technology which writes in the image data by the side of ROM92 on the frame memory 97 in this way. Even if it is zooming and a case where it rotates, changes or moves, the picture on a display screen, It is necessary to rewrite the image data corresponding to the picture after the modification which calculated and asked the basis for the image data showing the picture after the modification saved ROM92, and the data saved ROM92, and the data on the frame memory 97 already written in. However, rewriting of such data becomes a burden of CPU91, and it becomes a cause which bars improvement in the display speed of a picture.

[0008]Since the data volume memorized by ROM92 is also increasing with the increase in display color numbers and resolution which constitute huge-izing and the picture of the program itself, various art which compresses this stored data and is memorized to ROM92 is also known. There is a run length method as one of the compression means of such data. This run length method by grasping as a pixel number (length which the same color data follows) which follows that color data, when displaying continuously the pixel which has the same color on the screen of the display 99, Data volume is compressed as compared with the case where color data is saved for every pixels of all the.

[0009]However, in the conventional image output device, the compressed data memorized by ROM92 by techniques, such as a run length method, was developed to the image data of the bit map type for one screen using the data expansion device, and this developed image data was written in the frame memory 97. Therefore, the same capacity as the case where the image data which is not compressed as the frame memory 97 is processed is required for the data volume saved on ROM92 at least, and it did not become reduction of memory space.

[0010]Especially the data compressed in the former since calculation became complicated while data had been compressed and the burden was placed on CPU when modification and rotation of a picture were performed was written in the frame memory, once it developed to the bit map. However, since all the compressed data was developed to the bit map in spite of rotation or modification of a picture not targeting all the image data and having been restricted to a part of picture in many cases, frame memory capacity was surely large.

[0011]Proposed in order that this invention might solve the fault of the above conventional technologies, the 1st purpose is to provide the image output method which can output a high-resolution high-definition picture, using the frame memory of small capacity.

[0012]The 2nd purpose of this invention is an easy means to change the length value in image data, and there is in providing the image output method which can change the picture to display easily without rewriting the image data on a frame memory.

[0013]The 3rd purpose of this invention is to provide the image output method which can display data for each pixel of every like a bit map only for the picture which needs processing for accumulating when processing modification, rotation, etc. of a picture when the image display of a bit map is required.

[0014]The 4th purpose of this invention is to provide the image output device which can realize said image output method according to claim 1 with easy composition.

[0015]The 5th purpose of this invention is to provide the data expansion means for which it was



suitable in order to develop the image data read from the frame memory to an image display signal based on the length value and color data.

[0016]The 6th purpose of this invention is to provide the image output device which can transform the picture displayed by the image data read from the frame memory by an easy means.

[0017]

[Means for Solving the Problem]In order to attain the above-mentioned purpose, an image output method of claim 1, A length value and color data in which a pixel number which a pixel of the same color data follows along a scanning direction of an image display device is shown constitute said image data, This image data is written in on a frame memory, image data on said frame memory is read according to timing of said horizontal and vertical synchronizing signal, and a picture is displayed on said image display device based on a length value and color data which constitute this image data.

[0018]An image output method of claim 2 transforms a picture displayed on an image display device by reading image data which has a length value written in a frame memory, and color data, and changing a length value in this image data.

[0019]The same color writes in succession image data to which an image output method of claim 3 set a length value to 1 when two or more pixels which had the same color about a part or all of image data of a stroke region were displayed continuously in a frame memory by a pixel number.

[0020]Claim 4 this invention is characterized by an image output device comprising the following.

An image display device of a raster scan method controlled by a horizontal and vertical synchronizing signal.

A frame memory which constitutes image data and writes in this image data with a length value and color data in which a pixel number which a pixel of the same color data follows along a scanning direction of an image display device is shown.

A horizontal and vertical synchronizing signal generating part which controls said image display device.

A memory controller which controls read-out for image data on said frame memory according to timing of this horizontal and vertical synchronizing signal, A data expansion means to output pixel number part color data of that length value based on a length value and color data which constitute image data read from said frame memory, and a video signal generating means which outputs an image display signal acquired by this data expansion means to said image display device.

[0021]A length counter with which, as for an image output device of claim 5, said data expansion means counts a length value of image data outputted from a frame memory, It comprises a data latch circuit which outputs color data of counter working image data of said length counter.

[0022]An image output device of claim 6 is provided with an alteration means of a length value in image data which said data expansion means read from a frame memory.

[0023]

[Function]By the invention of claim 1 which has the above composition, the image data written in a frame memory is written in a frame memory in the state where it was compressed into a length value and color data, without image data being developed by the bit map. Therefore, when the pixel displayed with the same color data is displayed continuously, it is reduced, so that there

are many pixel numbers which the capacity of the frame memory which writes in this image data follows.

[0024]In the invention of claim 2, change of the length value of the image data read from the frame memory will change the pixel number of the same color displayed on a screen. Therefore, even if it does not change the contents of the image data currently written in on the frame memory, the picture displayed on an image display device can be transformed.

[0025]Even if it is a case where a pixel with the same color data continues, in the invention of claim 3, data can be processed for each pixel of every like a bit map by setting the length value to 1.

[0026]In the invention of claim 4, CPU writes the image data of the result obtained by calculating the image data in ROM, or the data in ROM by the program which is contained in ROM in a frame memory. In this case, image data comprises a length value and color data. Therefore, as the pixel number which comprises the color A as shown in drawing 6 (A), and the color B, for example shows drawing 6 (C) the display screen of 25 at a frame memory, only the signal which shows the color of the length value which is a pixel number which the same color follows, and its pixel is written in. As a result, in bit map arrangement of drawing 6 (B), in the case of this invention, the memory space which was 25 necessities for a pixel number is reduced by 18.

[0027]The image data written in the frame memory as mentioned above is read from a frame memory by operation of a memory controller according to the timing of a horizontal and vertical synchronizing signal. This image data comprises a length value and color data, and if it remains as it is, it cannot display a picture on image display devices, such as CRT. Then, in this invention, by a data expansion means, after changing this image data into the image display signal for each pixel of every based on that length value and color data, this image display signal is outputted to an image display device via a video signal generating means like a video encoder.

[0028]In the invention of claim 5, if the image data read from the frame memory is sent to a data expansion means, a data expansion means will incorporate into a length counter the length value which image data has, and will incorporate color data into a data latch circuit. From a data latch circuit, every 1 pixel of color data is outputted to a video signal generating means according to the timing of a horizontal and vertical synchronizing signal. A length counter performs the subtraction count of a length value, whenever every 1 pixel of color data is outputted from a data latch circuit. As a result, color data is outputted from a data latch circuit only the pixel number equivalent to a length value.

[0029]In the invention of claim 6, the length value in the image data read from the frame memory is changed by the alteration means of a length value provided in the data expansion means. Then, a different picture can be displayed on an image display device, without changing the image data currently written in the frame memory, since the pixel number which has the same color data outputted from a data expansion means will be changed.

[0030]

[Example]Hereafter, one example of this invention is described with reference to drawings.

[0031](1) In the lineblock diagram 1 of an example, ROM 1 memorizes CPU and two remember the data of a program, image data, etc. to be, a command input means by which three were connected to said CPU1 via I/O Port 4, and 20 are the interfaces for connecting the picture output means of this invention, and the CPU side.

[0032]5 is a memory swap switch and this memory swap switch is for changing the frame memories 6 and 6 provided in this example. [ two or more ] 7 is VDP and this VDP7, Read-out

of the image data from the frame memory 6. The horizontal and vertical synchronizing signal generating part 9 which outputs a horizontal and vertical synchronizing signal to an image display device and the memory controllers 8, such as the memory controller 8 to control and CRT, the address pointer 10 which directs the address of the image data read from on the frame memory 6 and 6, the frame memory 6, It has the expansion section 11, D/A converter 12, and the video signal generating means 13 of the image data read from 6. This video signal generating means 13 is connected to the image display device 14 formed in the exterior of VDP7.

[0033]The data expansion part 11, It has the length comparator 16 which detects the value of the length counter 15 which incorporates the length value in image data, and the length counter 15, and the data latch circuit 17 which incorporates the color data in image data and outputs this according to the timing of a horizontal and vertical synchronizing signal.

[0034]The color palette 18 is connected to the output side of the data expansion part 11 in said VDP7, and between the data expansion part 11 and the color palette 18, The switch 19 for choosing whether the image data developed by the data expansion part 11 is outputted to D/A converter 12 via whether it outputs to D/A converter 12 directly and the color palette 18 from the data expansion part 11 is formed.

[0035](2) an operation of an example -- explain an operation of this example which has the above composition according to the lineblock diagram of the image data in which it is written by the address of the frame memory of drawing 2, and the flow chart of drawing 3.

[0036]First, CPU1 reads and executes a program from ROM2, such as CD-ROM and a ROM cartridge, and it writes the image data contained in this in the frame memory 6 via CPU interface 5. It comprises a length value and color data, may be memorized by ROM2 in the form as it is, and case [ whose display image is / like / the image data in this case / 3D picture using a polygon ], it may be the data calculated based on the data in ROM2. Based on the command given by the command input means 3 connected to CPU1, what carried out data processing of the data memorized in ROM2 may be used.

[0037]If the image data written in this frame memory 6 takes the data of the n-th line of an image display device as shown in drawing 2 (A) for an example, on the frame memory 6, image data will be written in in a form as shown in drawing 2 (B). Namely, color data A which shows the 1st pixel n0 of the line n to the address m of the frame memory 6, The length value 0 which shows the pixel number 1 which the color data follows is written in, and the length value 1 which shows the pixel number 2 which follows the color data B as the 2nd and the 3rd pixel n1 of the line n, and n2 is written in the next address m+1. The length value and color data are written in each address of the frame memory 6 about the pixel of each line like the following.

[0038]It is determined in any of the frame memories 6 and 6 which exist two by changing the memory swap switch 5 controlled by CPU1 the writing of the image data to the frame memories 6 and 6 by CPU1 writes. The frame memory which is not on the writing side of the data based on CPU1 is used for read-out of the data based on VDP7. Thus, by using the frame memory of the dual mode type which uses the memory swap switch 5, image data can be written simultaneously.

[0039]After image data is written in the frame memory 6, CPU1 controls the memory swap switch 5 and it connects to VDP7 the frame memory 6 which wrote in data. The horizontal and vertical synchronizing signal generating part 9 of VDP7 is telling level and the vertical position on the image display device 14 about the pixel which will display from now on to the memory controller 8 at the same time it outputs the horizontal and vertical synchronizing signal for image display signal generation to the video signal generating means 13. The memory controller 8



reads the image data currently written in the address with which the frame memory 6 corresponds based on this horizontal and vertical synchronizing signal.

[0040]Namely, as shown in the flow chart of drawing 3, first, with the memory controller 8, the base address of the frame memory 6 is set to the address pointer 10, and. In order to show what is displayed from the pixel of the head of a line, the counter in which horizontal resolution is shown is set as  $N = 0$  (Step 1). Then, although image data is read from the address of the frame memory 6 set to the address pointer 10, the data of a length value is incorporated into the length counter 15 among this image data, and color data is incorporated into the data latch circuit 17 (Step 2). According to the status signal in every pixel sent from the horizontal and vertical synchronizing signal generating part 9, the color data for 1 pixel in the data latch circuit 17 is outputted to D/A converter 12 (Step 3).

[0041]In this case, the switch 19 is changed according to the structure of the color data which constitutes a picture signal. That is, when color data is what can be used as it is by the video signal generating means 13, the output from the data latch circuit 17 is directly outputted to D/A converter 12 as color data. When the color data outputted from the data latch circuit 17 is what shows the address of the color palette 18, from the color palette 18, the color information corresponding to the inputted address is outputted to D/A converter 12.

[0042]Thus, if the color data for 1 pixel is outputted from the data latch circuit 17, one counter in which horizontal resolution is shown is added ( $N = N + 1$  of Step 3),  $N$  reaches the value of horizontal resolution, and the output of color data will be performed until all the pixels for one line are displayed (Step 4). That is, whenever the data for 1 pixel is outputted from the data latch circuit 17, the contents of the length counter 15 have it judged by the length comparator 16 whether it is "0" (Step 5). Since it is necessary to display the pixel of the same color continuously when the result of a judgment is not "0", the subtraction count of the length value incorporated into the length counter 15 is carried out (Step 6), it returns to Step 3 again, and the output of the color data from the data latch circuit 17 is repeated.

[0043]Since the output of the length counter 15 will be set to "0" if only the number with which the pixel which has the same color data on the other hand is equivalent to a length value is outputted, The address pointer 10 is \*\*\*\*\*ed (Step 7), the following image data is read from the frame memory 6, and the length value of the length counter 15 and the color data of the data latch circuit 17 are updated (Step 2).

[0044]Hereafter, the color data of the same color for the pixel number which is equivalent to a length value from the data latch circuit 17 is similarly outputted to D/A converter 12. In D/A converter 12, this color data is changed into an analog RGB signal, further, this analog RGB signal and horizontal and vertical synchronizing signal are compounded in the video signal generator 13, an image display signal is generated, and it is outputted to the image display device 14.

[0045](3) When according to [ passage beyond the effect of an example ] this example the pixel of the same color continues so that clearly from the data structure diagram on the frame memory of drawing 2, the capacity of the frame memory which writes in image data can be reduced. since especially the picture used for a game or a business program has many which the pixel of the same color follows like background parts, as compared with the writing by the usual bit map, memory space is boiled markedly, there is and it ends. [ little ]

[0046]On the other hand, it is also possible to process each pixel as one image data like a bit map by setting a length value to 1, even when the pixel of the same color continues. Therefore, about the specific portion which requires rotational modification, all over 1 screen written in a frame



memory. The effect of both the facilitation of data processing and the reduction of frame memory capacity which modification etc. take can be simultaneously attained by setting the length value to 1, dealing with it like a bit map, and considering it as the length value corresponding to the pixel number of the same color that continues in other portions.

[0047](4) Other example this inventions are not limited to the above examples, and as shown in drawing 4, they can also establish the length value alteration means 21 controlled by CPU1 by the preceding paragraph of the length counter 15 which incorporates the length value data from the frame memory 6. Since the pixel number of the same color outputted from the data latch circuit 17 can be freely changed if the length value of the image data read from the frame memory 6 by this length value alteration means 21 is changed, The picture displayed on the image display device 14 can be transformed without rewriting the frame memory 6.

[0048]

[Effect of the Invention]Small-capacity-izing of a frame memory is possible by constituting the image data written in a frame memory from a length value and color data as mentioned above according to this invention, And the image output method and device which can perform processing of modification of a picture, rotation, etc. promptly without applying a burden to CPU can be provided.

---

[Translation done.]

---

## DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1]The block diagram showing one example of the image output device concerning this invention.

[Drawing 2]The figure showing the structure of the image data on the display image in the example of drawing 1, and a frame memory.

[Drawing 3]The flow chart explaining an operation of the data expansion part 11 in the example of drawing 1.

[Drawing 4]The block diagram showing other examples of this invention.

[Drawing 5]The block diagram showing an example of the conventional image output device.

[Drawing 6]The figure showing the relation between a display image and the frame memory which writes in the data.

[Description of Notations]

1 -- CPU

2 -- ROM

3 -- Command input means

4 -- I/O Port

5 -- Memory swap switch

6 -- Frame memory

7 -- Video display processor (VDP)

8 -- Memory controller

9 -- Horizontal and vertical synchronizing signal generating part

- 10 -- Address pointer
- 11 -- Data expansion part
- 12 -- D/A converter
- 13 -- Video signal generating means
- 14 -- Image display means (CRT)
- 15 -- Length counter
- 16 -- Length comparator
- 17 -- Data latch circuit
- 18 -- Color palette
- 19 -- Switch
- 20 -- CPU interface
- 21 -- Length value alteration means

---

[Translation done.]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-311568

(43)公開日 平成7年(1995)11月28日

(51)Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 9 G 5/02		L 9471-5G		
G 0 6 T 9/00				
3/40				

G 0 6 F 15/ 66 3 3 0 B

3 5 5 J

審査請求 未請求 請求項の数6 OL (全 9 頁) 最終頁に続く

(21)出願番号 特願平6-102980

(22)出願日 平成6年(1994)5月17日

(71)出願人 000132471

株式会社セガ・エンタープライゼス

東京都大田区羽田1丁目2番12号

(72)発明者 大川 哲也

東京都大田区羽田1丁目2番12号 株式会

社セガ・エンタープライゼス内


(74)代理人 弁理士 木内 光春

(54)【発明の名称】 画像出力方法および装置

(57)【要約】

【目的】 少ない容量のフレームメモリを使用しながら、解像度の高い高品位な画像を出力することのできる画像出力方法および装置を提供する。

【構成】 CPU1はROM2内に入っているプログラムにより、ROM2内の画像データあるいはROM2内のデータを演算して得られた結果の画像データをフレームメモリ6に書き込む。この場合、画像データは、レンジ値と色データとから構成されている。フレームメモリ6に書き込まれた画像データは、データ展開部11により、レンジ値と色データとに基づいた個々の画素ごとの画像表示信号に変換され後、この画像表示信号をビデオ信号発生手段13を介して画像表示装置14に出力する。



## 【特許請求の範囲】

【請求項1】 水平・垂直同期信号によって制御されるラスタ走査方式の画像表示装置を備え、この画像表示装置に一画面単位で表示するための画像データをフレームメモリ上に書き込み、このフレームメモリからの読み出した画像データに基づいて、前記画像表示装置に画像を表示する画像出力方法において、

画像表示装置の走査方向に沿って同一の色データの画素が連続する画素数を示すレンジ値と色データとによって前記画像データを構成し、

この画像データをフレームメモリ上に書き込み、前記水平・垂直同期信号のタイミングに合わせて前記フレームメモリ上の画像データを読み込み、この画像データを構成するレンジ値と色データに基づいて前記画像表示装置に画像を表示することを特徴とする画像出力方法。

【請求項2】 フレームメモリに書き込まれたレンジ値と色データとを有する画像データを読み込み、この画像データ中のレンジ値を変化させることにより、画像表示装置に表示する画像の変形を行うことを特徴とする請求項1記載の画像出力方法。

【請求項3】 一画面分の画像データの一部または全部について、同一の色を持った画素が連続して複数個表示される場合に、レンジ値を1とした画像データを同一の色の画素数分連続してフレームメモリに書き込むことを特徴とする請求項1記載の画像出力方法。

【請求項4】 水平・垂直同期信号によって制御されるラスタ走査方式の画像表示装置と、  
画像表示装置の走査方向に沿って同一の色データの画素が連続する画素数を示すレンジ値と色データとによって画像データを構成し、この画像データを書き込むフレームメモリと、

前記画像表示装置を制御する水平・垂直同期信号発生部と、この水平・垂直同期信号のタイミングに合わせて前記フレームメモリ上の画像データを読み出しを制御するメモリコントローラと、前記フレームメモリから読み出された画像データを構成するレンジ値と色データに基づいて、そのレンジ値の画素数分色データを出力するデータ展開手段と、このデータ展開手段によって得られた画像表示信号を前記画像表示装置に出力するビデオ信号発生手段とを備えていることを特徴とする画像出力装置。

【請求項5】 前記データ展開手段が、フレームメモリから出力された画像データのレンジ値をカウントするレンジスカウンタと、前記レンジスカウンタのカウンタ動作中画像データの色データを出力するデータラッチ回路とから構成されていることを特徴とする請求項4記載の画像出力装置。

【請求項6】 前記データ展開手段が、フレームメモリから読み込んだ画像データ中のレンジ値の変更手段を備えていることを特徴とする請求項4または請求項5記載

の画像出力装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、画像出力方法およびその方法を実現するのに適した画像出力装置に関するもので、特に、画像データを圧縮した状態でフレームメモリに書き込み、このフレームメモリ上の圧縮データを展開してディスプレイなどの表示手段に表示することにより、フレームメモリの使用量の減少を可能とする技術に関する。

## 【0002】

【従来の技術】 テレビゲーム機やパーソナルコンピュータなどに使用される画像出力装置としては、例えば、特開平4-291424号公報、特開平4-45488号公報、特開平5-57062号公報、特開平5-324784号公報に記載のように、従来から各種のものが提案されている。

【0003】 これらの従来技術は、基本的には、図5に示すような構成を有している。すなわち、図5において、91は装置全体を制御するCPU、92はゲームプログラム並びに画像データが格納されているROM、93はI/Oポート94を介して前記CPU91に接続されたコントロールパッドなどのコマンド入力手段、95は前記CPU91を画像出力装置側に接続するためのCPUインターフェースである。画像出力装置は、CPU91によって制御されるメモリスワップスイッチ96、画像データを1フレームづつ蓄積するフレームメモリ97、およびフレームメモリ97上の画像データを水平・垂直同期信号に同期して読み出してRGB信号として出力するビデオディスプレイプロセッサ(VDP)98を備えており、その出力側はCRTなどの表示用ディスプレイ99に接続されている。

【0004】 このような構成を有する従来の画像出力装置において、CPU91は、ROM92に格納されたゲームプログラムを実行すると共に、プログラムの実行に伴ってディスプレイ99の表示画面に表示させるべき静止画あるいは動画の画像データを、CPUインターフェース95およびメモリスワップスイッチ96を介してフレームメモリ97に書き込む。このフレームメモリ97に書き込まれた画像データは、VDP98からの水平・垂直同期信号に同期して読み出された後、VDP96のD/Aコンバータによってアナログ信号に変換され、ディスプレイ99にRGB信号として入力され画面表示される。

【0005】 ところで、この種の従来の画像出力装置において、ディスプレイ99に画像を表示させるための画像データは、ビットマップ方式によって一画面分づつフレームメモリ97上に書き込まれていた。例えば、図6(A)に示すように、ディスプレイ99の表示画面における画素数を25とし、かつ、この表示画面が色Aと色



3

Bとによって構成されているとする。その場合、従来技術では、図6(B)に示すように、フレームメモリ97上においてもディスプレイ99の表示画面の各画素に一対一に対応させた状態で、各画素毎にその位置と色とが記録されていた。

【0006】

【発明が解決しようとする課題】しかしながら、このようにディスプレイ99のすべての画素に対応してフレームメモリ97上に画像データを書き込むことは、フレームメモリ容量の増大は避けられない欠点があった。特に、最近のテレビゲーム機をはじめとするコンピュータにおいては、ディスプレイの解像度が向上し、1画面当たりの画素数が増大しているため、これに合わせて必要とするフレームメモリ容量も増大する。

【0007】また、このようにフレームメモリ97上にROM92側の画像データを書き込む従来技術では、表示画面上の画像を拡大・縮小、回転、変形または移動する場合であっても、ROM92に保存されている変形後の画像を表す画像データや、ROM92に保存されているデータを基に演算して求めた変形後の画像に対応する画像データと、既に書き込まれているフレームメモリ97上のデータとを書き換える必要がある。しかし、このようなデータの書き換えは、CPU91の負担になると共に、画像の表示速度の向上を妨げる原因となる。

【0008】さらに、プログラム自体の長大化や画像を構成する表示色数や解像度の増加に伴い、ROM92に記憶されるデータ量も増大していることから、この記憶データを圧縮してROM92に記憶する技術も種々知られている。このようなデータの圧縮手段の一つとして、ランレングス法がある。このランレングス法は、ディスプレイ99の画面上に同一の色を有する画素を連続して表示する場合、その色データと連続する画素数(同一の色データが連続する長さ)として把握することにより、すべての画素毎に色データを保存する場合に比較してデータ量を圧縮するものである。

【0009】しかし、従来の画像出力装置では、ランレングス法などの手法でROM92に記憶されている圧縮データを、データ展開装置を利用して1画面分のビットマップ式の画像データに展開し、この展開された画像データをフレームメモリ97に書き込んでいた。そのため、ROM92上に保存するデータ量は少なくとも、フレームメモリ97としては圧縮されていない画像データを処理する場合と同様の容量が必要であり、メモリ容量の削減にはならなかった。

【0010】特に、画像の変形や回転を行う場合に、データが圧縮されたままでは計算が複雑となり、CPUに負担がかかることから、従来では、圧縮されたデータは一旦ビットマップに展開してから、フレームメモリに書き込んでいた。しかし、画像の回転や変形は、画像データのすべてを対象とするものではなく、画像の一部分に

4

限られることが多いにもかかわらず、圧縮されたデータのすべてをビットマップに展開していたため、どうしてもフレームメモリ容量が大きくなっていた。

【0011】本発明は上記のような従来技術の欠点を解決するために提案されたもので、その第1の目的は、少ない容量のフレームメモリを使用しながら、解像度の高い高品位な画像を出力することのできる画像出力方法を提供することにある。

【0012】本発明の第2の目的は、画像データ中のレングス値を変更するだけの簡単な手段で、フレームメモリ上の画像データを書き換えることなく、表示する画像を容易に変更することができる画像出力方法を提供することにある。

【0013】本発明の第3の目的は、画像の変形や回転などの処理を行う場合にためにビットマップ方式の画像表示が必要な場合には、処理を必要とする画像のみを対象として、ビットマップ方式と同様に個々の画素毎にデータを表示することのできる画像出力方法を提供することにある。

【0014】本発明の第4の目的は、前記請求項1記載の画像出力方法を簡単な構成で実現することのできる画像出力装置を提供することにある。

【0015】本発明の第5の目的は、フレームメモリから読み込んだ画像データを、そのレングス値と色データに基づいて画像表示信号に展開するために適したデータ展開手段を提供することにある。

【0016】本発明の第6の目的は、フレームメモリから読み込んだ画像データによって表示される画像を簡単な手段で変形することのできる画像出力装置を提供することにある。

【0017】

【課題を解決するための手段】上記の目的を達成するために、請求項1の画像出力方法は、画像表示装置の走査方向に沿って同一の色データの画素が連続する画素数を示すレングス値と色データとによって前記画像データを構成し、この画像データをフレームメモリ上に書き込み、前記水平・垂直同期信号のタイミングに合わせて前記フレームメモリ上の画像データを読み込み、この画像データを構成するレングス値と色データに基づいて前記画像表示装置に画像を表示することを特徴とする。

【0018】請求項2の画像出力方法は、フレームメモリに書き込まれたレングス値と色データとを有する画像データを読み込み、この画像データ中のレングス値を変化させることにより、画像表示装置に表示する画像の変形を行うことを特徴とする。

【0019】請求項3の画像出力方法は、一画面分の画像データの一部または全部について、同一の色を持った画素が連続して複数個表示される場合に、レングス値を1とした画像データを同一の色の画素数分連続してフレームメモリに書き込むことを特徴とする。

【0020】請求項4の画像出力装置は、水平・垂直同期信号によって制御されるラスタ走査方式の画像表示装置と、画像表示装置の走査方向に沿って同一の色データの画素が連続する画素数を示すレンジ値と色データとによって画像データを構成し、この画像データを書き込むフレームメモリと、前記画像表示装置を制御する水平・垂直同期信号発生部と、この水平・垂直同期信号のタイミングに合わせて前記フレームメモリ上の画像データを読み出しを制御するメモリコントローラと、前記フレームメモリから読み出された画像データを構成するレンジ値と色データに基づいて、そのレンジ値の画素数分色データを出力するデータ展開手段と、このデータ展開手段によって得られた画像表示信号を前記画像表示装置に出力するビデオ信号発生手段とを備えていることを特徴とする。

【0021】請求項5の画像出力装置は、前記データ展開手段が、フレームメモリから出力された画像データのレンジ値をカウントするレンジカウンタと、前記レンジカウンタのカウント動作中画像データの色データを出力するデータラッチ回路とから構成されていることを特徴とする。

【0022】請求項6の画像出力装置は、前記データ展開手段が、フレームメモリから読み込んだ画像データ中のレンジ値の変更手段を備えていることを特徴とする。

【0023】

【作用】以上のような構成を有する請求項1の発明では、フレームメモリに書き込まれる画像データは、画像データはビットマップに展開されることなく、レンジ値と色データとに圧縮された状態でフレームメモリに書き込まれる。そのため、同一の色データによって表示される画素が連続して表示される場合には、この画像データを書き込むフレームメモリの容量が連続する画素数が多いほど削減される。

【0024】請求項2の発明では、フレームメモリから読み出した画像データのレンジ値を変更すると、画面上に表示される同一の色の画素数が変化する。そのため、フレームメモリ上に書き込まれている画像データの内容を変更しなくても、画像表示装置に表示する画像を變形することができる。

【0025】請求項3の発明では、同一の色データを持つ画素が連続する場合であっても、そのレンジ値を1とすることにより、ビットマップ方式と同様に個々の画素ごとにデータを処理することができる。

【0026】請求項4の発明では、CPUはROM内に入っているプログラムにより、ROM内の画像データあるいはROM内のデータを演算して得られた結果の画像データをフレームメモリに書き込む。この場合、画像データは、レンジ値と色データとから構成されている。そのため、例えば、図6(A)に示すようなカラーAと

カラーBとから成る画素数が25の表示画面において、フレームメモリには、図6(C)に示すように、同一の色が連続する画素数であるレンジ値とその画素の色を示す信号のみが書き込まれる。その結果、図6(B)のビットマップ配置の場合に画素数分の25必要であったメモリ容量が、本発明の場合には18に削減される。

【0027】前記のようにフレームメモリに書き込まれた画像データは、メモリコントローラの作用により、水平・垂直同期信号のタイミングに合わせてフレームメモリから読み出される。この画像データは、レンジ値と色データとで構成されそのままではCRTなどの画像表示装置に画像を表示することはできない。そこで、本発明においては、データ展開手段により、この画像データをそのレンジ値と色データとに基づいて個々の画素ごとの画像表示信号に変換した後、この画像表示信号をビデオエンコーダのようなビデオ信号発生手段を介して画像表示装置に出力する。

【0028】請求項5の発明では、フレームメモリから読み込まれた画像データがデータ展開手段に送られると、データ展開手段は、画像データの持つレンジ値をレンジカウンタに、色データをデータラッチ回路に取り込む。データラッチ回路からは、水平・垂直同期信号のタイミングに合わせて、1画素分づつ色データがビデオ信号発生手段に出力される。レンジカウンタは、データラッチ回路から1画素分づつ色データが出力される毎にレンジ値の減算カウントを行う。その結果、レンジ値に相当する画素数だけデータラッチ回路から色データが出力される。

【0029】請求項6の発明では、データ展開手段に設けられたレンジ値の変更手段により、フレームメモリから読み込まれた画像データ中のレンジ値を変更する。すると、データ展開手段から出力される同一の色データを有する画素数が変更されることになるので、フレームメモリに書き込まれている画像データを変更することなく、画像表示装置には異なった画像を表示することができる。

【0030】

【実施例】以下、図面を参照して、本発明の一実施例を説明する。

【0031】(1) 実施例の構成

図1において、1はCPU、2はプログラムや画像データなどのデータを記憶するROM、3はI/Oポート4を介して前記CPU1に接続されたコマンド入力手段、20は本発明の画像出力手段とCPU側とを接続するためのインターフェイスである。

【0032】5はメモリスワップスイッチで、このメモリスワップスイッチは、本実施例において複数設けられたフレームメモリ6、6を切り替えるためのものである。7はVDPで、このVDP7は、フレームメモリ6からの画像データの読み出しを制御するメモリコントロ

ーラ8、CRTなどの画像表示装置およびメモリコントローラ8に水平・垂直同期信号を出力する水平・垂直同期信号発生部9、フレームメモリ6、6上から読み込む画像データのアドレスを指示するアドレスポインタ10、フレームメモリ6、6から読み込んだ画像データの展開部11、D/Aコンバータ12およびビデオ信号発生手段13を備えている。このビデオ信号発生手段13が、VDP7の外部に設けられた画像表示装置14に接続されている。

【0033】データ展開部11は、画像データ中のレングス値を取り込むレングスカウンタ15、レングスカウンタ15の値を検出するレングスコンパレータ16、および画像データ中の色データを取り込んでこれを水平・垂直同期信号のタイミングに合わせて出力するデータラッチ回路17を備えている。

【0034】前記VDP7におけるデータ展開部11の出力側にはカラーパレット18が接続され、データ展開部11とカラーパレット18の間には、データ展開部11によって展開された画像データを、データ展開部11から直接D/Aコンバータ12に出力するか、カラーパレット18を介してD/Aコンバータ12に出力するかを選択するためのスイッチ19が設けられている。

#### 【0035】(2) 実施例の作用

前記のような構成を有する本実施例の作用を、図2のフレームメモリのアドレスに書き込まれる画像データの構成図、および図3のフローチャートに従って説明する。

【0036】まず、CPU1は、CD-ROMやROMカートリッジなどのROM2からプログラムを読み出して実行すると共に、これに含まれる画像データをCPUインターフェイス5を介してフレームメモリ6に書き込む。この場合の画像データは、レングス値と色データとから構成されるもので、そのままの形でROM2に記憶されていても良いし、表示画像がポリゴンを利用した3D画像のような場合には、ROM2内のデータを元に演算したデータであっても良い。また、CPU1に接続されているコマンド入力手段3によって与えられたコマンドに基づき、ROM2内に記憶されているデータを演算処理したもので良い。

【0037】このフレームメモリ6に書き込まれる画像データは、図2(A)に示すような画像表示装置のn番目のラインのデータを例に取ると、フレームメモリ6上には図2(B)に示すような形で画像データが書き込まれる。すなわち、フレームメモリ6のアドレスmにはラインnの1番目の画素n0を示す色データAと、その色データの連続する画素数1を示すレングス値0が書き込まれ、次のアドレスm+1には、ラインnの2番目および3番目の画素n1、n2として、その色データBと連続する画素数2を示すレングス値1が書き込まれる。以下同様に、フレームメモリ6の各アドレスには、各ラインの画素についてそのレングス値と色データが書き込ま

れる。

【0038】CPU1によるフレームメモリ6、6への画像データの書き込みは、CPU1に制御されるメモリスワップスイッチ5を切り替えることによって、2つあるフレームメモリ6、6のいずれに書き込みを行うかが決定される。なお、CPU1によるデータの書き込み側になっていないフレームメモリは、VDP7によるデータの読み出しに使用される。このようにメモリスワップスイッチ5を使用したデュアルモードタイプのフレームメモリを使用することで、画像データの読み書きを同時に行うことができる。

【0039】フレームメモリ6に画像データが書き込まれた後は、CPU1はメモリスワップスイッチ5を制御して、データを書き込んだフレームメモリ6をVDP7に接続する。VDP7の水平・垂直同期信号発生部9は、ビデオ信号発生手段13に対して画像表示信号生成用の水平・垂直同期信号を出力すると同時に、メモリコントローラ8に対して、これから表示を行う画素についての画像表示装置14上の水平および垂直位置を知らせている。メモリコントローラ8は、この水平・垂直同期信号に基づいて、フレームメモリ6の該当するアドレスに書き込まれている画像データを読み出す。

【0040】すなわち、図3のフローチャートに示すように、まず、メモリコントローラ8によって、フレームメモリ6のベースアドレスがアドレスポインタ10にセットされると共に、ラインの先頭の画素から表示することを示すために水平解像度を示すカウンタがN=0に設定される(ステップ1)。続いて、アドレスポインタ10にセットされたフレームメモリ6のアドレスから画像データが読み出されるが、この画像データの内、レングス値のデータはレングスカウンタ15に、色データはデータラッチ回路17に取り込まれる(ステップ2)。水平・垂直同期信号発生部9から送られてくる1画素毎の表示信号に従い、データラッチ回路17内の1画素分の色データがD/Aコンバータ12に出力される(ステップ3)。

【0041】この場合、画像信号を構成する色データの構造に応じて、スイッチ19が切り替えられる。すなわち、色データがビデオ信号発生手段13でそのまま利用できるものであるときは、データラッチ回路17からの出力が色データとして直接D/Aコンバータ12に出力される。また、データラッチ回路17から出力される色データがカラーパレット18のアドレスを示すものである場合には、カラーパレット18からは入力されたアドレスに対応するカラーデータがD/Aコンバータ12に出力される。

【0042】このようにして、データラッチ回路17から1画素分の色データが出力されると、水平解像度を示すカウンタは1つ加算され(ステップ3のN=N+1)、Nが水平解像度の値に達し、1ライン分の画素す



べてが表示されるまで色データの出力が行われる（ステップ4）。すなわち、データラッチ回路17から1画素分のデータが出力される毎に、レンジスカウンタ15の内容はレンジスコンパレータ16によって“0”かどうか判定される（ステップ5）。判定の結果が“0”でない場合には、同一の色の画素を続けて表示する必要があるため、レンジスカウンタ15に取り込まれているレンジス値が減算カウントされ（ステップ6）、再びステップ3に戻ってデータラッチ回路17からの色データの出力が繰り返される。

【0043】一方、同一の色データを持つ画素がレンジス値に相当する数だけ出力されると、レンジスカウンタ15の出力が“0”になるため、アドレスポインタ10をインクリメントして（ステップ7）、フレームメモリ6から次の画像データを読み込んで、レンジスカウンタ15のレンジス値とデータラッチ回路17の色データを更新する（ステップ2）。

【0044】以下、同様に、データラッチ回路17からレンジス値に相当する画素数分の同一色の色データがD/Aコンバータ12に出力される。D/Aコンバータ12では、この色データがアナログRGB信号に変換され、更に、このアナログRGB信号と水平・垂直同期信号がビデオ信号発生装置13において複合されて画像表示信号が生成され、画像表示装置14に出力される。

#### 【0045】（3）実施例の効果

以上の通り、本実施例によれば、図2のフレームメモリ上のデータ構造図から明らかなように、同一色の画素が連続する場合に、画像データを書き込むフレームメモリの容量を削減することができる。特に、ゲームやビジネスプログラムに使用される画像には、背景部分のように同一色の画素が連続するものが多いため、通常のビットマップ方式による書き込みに比較してメモリ容量は格段に少なく済む。

【0046】一方、同一色の画素が連続する場合でも、レンジス値を1とすることで、ビットマップと同様に個々の画素を1つの画像データとして処理することも可能である。そのため、フレームメモリに書き込む1画面中で、回転などの変形を要する特定の部分のみについては、そのレンジス値を1としてビットマップと同様に取り扱い、他の部分では連続する同一色の画素数に対応したレンジス値とすることにより、変形などに要する演算処理の簡便化とフレームメモリ容量の削減との両方の効果を同時に達成できる。

#### 【0047】（4）他の実施例

本発明は前記のような実施例に限定されるものではなく、図4に示すように、フレームメモリ6からのレンジス値データを取り込むレンジスカウンタ15の前段に、

CPU1によって制御されるレンジス値変更手段21を設けることもできる。このレンジス値変更手段21によってフレームメモリ6から読み出された画像データのレンジス値を変更すれば、データラッチ回路17から出力される同一色の画素数を自由に変更できるので、フレームメモリ6の書き換えを行わずに、画像表示装置14に表示する画像を変形することができる。

#### 【0048】

【発明の効果】以上のように本発明によれば、フレームメモリに書き込む画像データをレンジス値と色データとから構成することによって、フレームメモリの小容量化が可能で、しかも画像の変形や回転などの処理をCPUに負担をかけることなく迅速に行うことのできる画像出力方法および装置を提供することができる。

#### 【図面の簡単な説明】

【図1】本発明に係る画像出力装置の一実施例を示すブロック図。

【図2】図1の実施例における表示画像とフレームメモリ上における画像データの構造を示す図。

【図3】図1の実施例におけるデータ展開部11の作用を説明するフローチャート。

【図4】本発明の他の実施例を示すブロック図。

【図5】従来の画像出力装置の一例を示すブロック図。

【図6】表示画像と、そのデータを書き込むフレームメモリとの関係を示す図。


#### 【符号の説明】

- 1…CPU
- 2…ROM
- 3…コマンド入力手段
- 4…I/Oポート
- 5…メモリスワップスイッチ
- 6…フレームメモリ
- 7…ビデオディスプレイプロセッサ（VDP）
- 8…メモリコントローラ
- 9…水平・垂直同期信号発生部
- 10…アドレスポインタ
- 11…データ展開部
- 12…D/Aコンバータ
- 13…ビデオ信号発生手段
- 14…画像表示手段（CRT）
- 15…レンジスカウンタ
- 16…レンジスコンパレータ
- 17…データラッチ回路
- 18…カラーパレット
- 19…スイッチ
- 20…CPUインターフェイス
- 21…レンジス値変更手段




The diagram illustrates the internal architecture of a television system. At the top, a TV set (14) is connected to a video encoder (13). The video encoder (13) outputs signals to a D/A converter (12). The D/A converter (12) is connected to a camera (13). The camera (13) outputs signals to a lens controller (11). The lens controller (11) is connected to a lens driver (12). The lens driver (12) outputs signals to a lens counter (10). The lens counter (10) outputs signals to an address decoder (9). The address decoder (9) outputs signals to a memory switch (5). The memory switch (5) is connected to two frame memories (6). The frame memories (6) output signals to a CPU interface (20). The CPU interface (20) is connected to a CPU (1). The CPU (1) is connected to I/O (2) and a power supply (3).


【図2】




【図4】



【図5】




【図6】



【図3】

〈ライン表示〉



フロントページの続き

(51) Int. Cl.<sup>6</sup>  
G 0 9 G 5/36識別記号 庁内整理番号  
5 3 0 W 9471-5G

F I

技術表示箇所